【드래곤 스포츠】 보증업체놀이터추천홍보 : 프로그램제작판매제작의뢰 : 스포츠분석 : 무료스포츠중계tv : 섹시bj움짤 : 뉴스 : 안구정화

로그인

글쓰기

[IT뉴스]삼성, ASML과 차세대 노광 협력…AI 시대 기판도 대형·고다층화 [위클리반도체]

온카뱅크관리자

2026-09-13 10:27:25

<div id="layerTranslateNotice" style="display:none;"></div> 2028년 D램 High-NA EUV 적용 추진…AI 인프라 확대에 기판 차질 지속 [반도체레이다] 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="58T6R0Hlva">
 디지털데일리 반도체레이다 독자 여러분 이번 주도 열심히 달린 &lt;반도체레이다&gt;가 반도체 소부장 이슈를 들려드립니다. &lt;반도체레이다&gt;에서는 금주에 놓쳐서는 안 되는 중요한 뉴스를 선정해 보다 쉽게 풀어드리고 이해할 수 있도록 돕는 코너입니다. 반도체레이다와 함께 놓친 반도체 이슈 체크해보시죠. &lt;편집자주&gt;
 <hr class="line_divider" contents-hash="06644b0e95794abb7a7eb5bb1e4cf8f3523f0a76bce70248e6ad07871e8d1c71" dmcf-pid="tPWQdUZvWo" dmcf-ptype="line">
 <figure class="figure_frm origin_fig" contents-hash="ba29dd5656bb30e73af237cb9cd6861f5c377ff1a339b95b8e37ce1f4ebe6f1c" dmcf-pid="FQYxJu5TyL" dmcf-ptype="figure">
 <img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202609/13/552796-pzfp7fF/20260913101908505vfzo.jpg" data-org-width="550" dmcf-mid="XH6hygRfhj" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202609/13/552796-pzfp7fF/20260913101908505vfzo.jpg" width="658">
 </figure>
 AI 반도체 고도화에 맞춰 전공정과 후공정 기술 변화가 동시에 빨라지고 있습니다. 삼성전자는 ASML과 12인치 포토마스크 개발과 High-NA EUV 도입을 추진하며 차세대 D램 미세화에 나서는 한편, 패키지 기판 업계에서는 AI 가속기의 대형화와 고다층화에 대응하기 위한 구조 변화가 본격화되고 있는데요.
 이번 주 위클리반도체에서는 삼성전자와 ASML의 차세대 노광 기술 협력과 함께, AI 인프라 확대가 FC-BGA 수급과 패키지 기판 구조에 어떤 변화를 만들고 있는지 짚어봅니다.
 ◆ 삼성전자, ASML과 12인치 포토마스크 개발…2028년 D램 High-NA EUV 적용
 삼성전자가 ASML과 차세대 반도체 제조 기술 협력을 확대합니다.
 삼성전자는 ASML이 주도하는 대형 마스크 컨소시엄에 참여해 현재 6인치인 포토마스크를 12인치로 확대하기 위한 공동 연구와 표준 개발에 나섭니다.
 12인치 포토마스크가 상용화되면 High-NA EUV 공정에서 대형 패턴을 여러 영역으로 나눠 노광하는 스티칭 공정을 줄일 수 있어 팹 생산성을 높이고 제조 비용을 낮출 수 있을 것으로 기대됩니다.
 삼성전자는 2028년 첨단 D램 제조에도 High-NA EUV를 적용할 계획입니다. 기존 EUV보다 높은 개구수를 활용해 더 미세한 회로 패턴을 구현하고 D램 미세화 로드맵을 이어간다는 구상입니다.
 <div contents-hash="76c02870e26e6649a536843804aa5aec96abc5a335bd8cc52636612ee25458ab" dmcf-pid="qVlfQtWISx" dmcf-ptype="general">
 특히 파운드리뿐 아니라 메모리에도 High-NA EUV 적용을 확대하면서 AI 시대에 필요한 첨단 반도체 제조 경쟁력을 선제적으로 확보하려는 전략으로 풀이됩니다.
 </div>
 <figure class="figure_frm origin_fig" contents-hash="2beef39a107977dbf0fa66f1a5f0bd76c6257e5469455c99a31a58787d7e2cc6" dmcf-pid="BfS4xFYCWQ" dmcf-ptype="figure">
 <img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202609/13/552796-pzfp7fF/20260913101908745lazs.jpg" data-org-width="640" dmcf-mid="Zr9rCd8ByN" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202609/13/552796-pzfp7fF/20260913101908745lazs.jpg" width="658">
 </figure>
 ◆ AI 가속기 늘자 FC-BGA도 공급 부담…삼성전기는 MLC 고도화
 후공정에서는 AI 가속기 확대가 패키지 기판 시장의 변화를 이끌고 있습니다.
 엔비디아뿐 아니라 구글 등 하이퍼스케일러가 자체 ASIC 공급을 확대하면서 별도의 OSAT와 기판 공급망 구축 필요성이 커지고 있습니다. 이에 따라 FC-BGA를 비롯한 고사양 패키지 기판 수요도 빠르게 늘어날 가능성이 제기됩니다.
 AI 가속기는 일반 서버용 칩보다 패키지 면적이 크고 HBM과 칩렛 등을 함께 탑재해야 해 기판 자체도 대형·고다층화되는 추세입니다. 출하량 증가에 더해 기판 한 장당 면적까지 커지면서 수급 부담이 더욱 커질 수 있다는 분석입니다.
 삼성전기는 이러한 변화에 대응해 멀티레이어코어(MLC) 고도화 방향을 제시했습니다. 기존 CCL 한 장의 두께를 늘리는 방식에서 벗어나 CCL과 프리프레그를 여러 층으로 구성하고, CCL 두 장을 활용하는 하이브리드 구조까지 검토하고 있습니다.
 AI용 패키지 기판이 120㎜급, 40층 이상으로 커질 경우 휨 제어와 신호·전력 안정성이 중요해지는 만큼 코어 강성을 높이면서 배선 자유도를 확보하는 구조가 필요해지고 있기 때문입니다.
 장기적으로는 글라스코어와 글라스 인터포저도 대안으로 거론됩니다. 패키지가 계속 커질수록 기존 유기 소재의 휨과 열팽창 한계가 커질 수 있어 소재 자체를 바꾸려는 시도도 이어질 전망입니다.
 결국 AI 반도체의 고도화는 전공정 미세화와 후공정 패키징을 동시에 바꾸고 있습니다. 삼성전자가 High-NA EUV를 통해 차세대 D램 미세화에 나서는 가운데, 기판 업계 역시 대형·고다층 AI 패키지에 대응할 생산능력과 구조 기술을 얼마나 빠르게 확보하느냐가 향후 경쟁력을 가를 전망입니다.
 </section> 
 </div> 
 Copyright © 디지털데일리. All rights reserved. 무단 전재 및 재배포 금지.

댓글 총 0개

이번주 포인트랭킹

매주 일요일 밤 0시에 랭킹을 초기화합니다.

14,000상품권
23,000상품권
32,000상품권

업체홍보/구인 더보기

지식/노하우 더보기

판매의뢰 더보기

포토 더보기