【드래곤 스포츠】 보증업체놀이터추천홍보 : 프로그램제작판매제작의뢰 : 스포츠분석 : 무료스포츠중계tv : 섹시bj움짤 : 뉴스 : 안구정화

로그인

글쓰기

[IT뉴스]시높시스, 삼성 2나노 공정 AI칩 설계 22% 줄였다…"韓 생태계 전방위 협력"

온카뱅크관리자

2026-09-08 15:37:25

<div id="layerTranslateNotice" style="display:none;"></div> 삼성전자 SF2P 기반 DTCO 적용 데이터 등 기술 성과·청사진 밝혀 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="1zQ323IkaD">
 (지디넷코리아=전화평 기자)글로벌 1위 반도체 설계 자산(EDA) 기업 시높시스가 삼성전자 2nm(나노미터, 10억분의 1m) 공정을 적용해 칩 면적을 20% 이상 줄이는 데 성공했다. 회사는 메모리 반도체 중심의 기존 한국 시장 비즈니스를 삼성 파운드리 선단 공정 생태계와 국내 주요 인공지능(AI) 반도체 기업 전반으로 확대할 계획이다.
 시높시스는 8일 서울 강남구 그랜드 인터컨티넨탈 파르나스에서 개막한 ‘시높시스 컨버지 코리아 2026’에서 이 같은 기술 협력 성과와 향후 청사진을 발표했다.
 <figure class="figure_frm origin_fig" contents-hash="ed4f7f3ed7d9a97023f4e697645ced3c6c5d60d3173c61e258b065ed889a75a8" dmcf-pid="3bRU4Ulwgc" dmcf-ptype="figure">
 <img alt="샹카 크리슈나무티 시높시스 최고 제품 개발 책임자(CDO)가 '시높시스 컨버지 코리아 2026'에서 키노트를 진행하고 있다.(사진=지디넷코리아)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202609/08/ZDNetKorea/20260908152852555wrtw.jpg" data-org-width="640" dmcf-mid="VJzfif5TkG" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202609/08/ZDNetKorea/20260908152852555wrtw.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 샹카 크리슈나무티 시높시스 최고 제품 개발 책임자(CDO)가 '시높시스 컨버지 코리아 2026'에서 키노트를 진행하고 있다.(사진=지디넷코리아)
 </figcaption>
 </figure>
 이날 기조연설에 나선 샹카 크리슈나무티 시높시스 최고 제품 개발 책임자(CDO)는 차세대 디지털 설계 솔루션인 '퓨전 컴파일러'에 삼성전자 파운드리의 '디자인·공정 최적화(DTCO)' 기술을 내재화한 성과를 전면에 내세웠다.
 현장에서 공개된 실측 지표에 따르면 시높시스 툴과 삼성전자 SF2P(2나노) 공정을 결합해 신경망처리장치(NPU)를 설계한 결과 기존 대비 다이(Die) 면적이 22% 감소했다. NPU 코어 면적이 줄어들면 웨이퍼당 생산 칩 수가 늘어나 제조 원가를 낮추고 전력 효율을 높일 수 있다.
 공정 미세화의 한계를 극복하기 위해 설계와 공정을 동시에 최적화하는 DTCO의 중요성이 커지는 가운데, 글로벌 1위 EDA 툴이 삼성 2나노 생태계의 성숙도를 객관적으로 증명한 셈이다.
 아울러 시높시스는 '다중 물리(Multiphysics)' 해석을 결합한 3D-IC 첨단 패키징 비전을 제시했다. 이는 시높시스가 지난해 7월 시뮬레이션 기업 앤시스(Ansys)를 인수한 이후 국내에서 처음 선보이는 '실리콘 투 시스템' 통합 솔루션이다.
 크리슈나무티 CDO는 "과거 3D-IC 설계는 프로토타이핑, 구조 설계, 검증 환경이 파편화되어 있었다"며 "이를 단일 플랫폼으로 통합해 열 분석과 신호 무결성(EM/IR) 검증을 설계 초기 단계부터 수행할 수 있게 됐다"고 설명했다. 실제로 글로벌 주요 고성능컴퓨팅(HPC) 고객사는 '3D-IC 컴파일러'를 도입해 통상 2~3개월 걸리던 고대역폭메모리(HBM) 인터포저 라우팅 및 검증 일정을 수일 내로 단축하는 성과를 냈다.
 또한 검증 주기를 길어지게 만드는 칩 개발 병목을 '디지털 트윈' 솔루션으로 돌파하고 있다. 칩 시제품이 나온 뒤에야 소프트웨어 검증을 진행하던 기존 순차적 방식에서 벗어나, 하드웨어 개발과 동시에 소프트웨어를 병렬 검증함으로써 상용화 일정을 1년 이상 앞당긴다는 구상이다.
 <figure class="figure_frm origin_fig" contents-hash="6a70adf9ff2fd02ae5d78d14d3359448a99fcc9829bb3f43b1a7881d713959da" dmcf-pid="qNCiDiB3gL" dmcf-ptype="figure">
 <img alt="패드메쉬 맨들로이 시높시스 S&amp;A 부문 아태지역 애플리케이션 엔지니어링 총괄 부사장이 기자간담회에서 설명하고 있다.(사진=시높시스)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202609/08/ZDNetKorea/20260908152853798xdst.jpg" data-org-width="639" dmcf-mid="5v3OHOJ6aw" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202609/08/ZDNetKorea/20260908152853798xdst.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 패드메쉬 맨들로이 시높시스 S&amp;A 부문 아태지역 애플리케이션 엔지니어링 총괄 부사장이 기자간담회에서 설명하고 있다.(사진=시높시스)
 </figcaption>
 </figure>
 이어 진행된 간담회에서 시높시스는 한국 내 파트너십 확장 의지를 분명히 했다. 시높시스는 현재 엔비디아, 마이크로소프트(MS) 등 글로벌 빅테크는 물론 삼성전자, SK하이닉스와 차세대 시스템 및 워크로드 검증 분야에서 긴밀히 협력 중이다.
 패드메쉬 맨들로이 시높시스 S&amp;A 부문 아태지역 애플리케이션 엔지니어링 총괄 부사장은 "한국 시장 내 매출은 삼성전자, SK하이닉스 등 메모리 비중이 주력인 것은 맞다"면서도 "삼성 파운드리의 선단 공정 인프라 확충 및 모바일용 엑시노스 프로젝트 협력을 지속하고 있다"고 밝혔다.
 이어 "나아가 리벨리온, 퓨리오사AI 등 국내 주요 AI 반도체 팹리스로 다중 물리 및 자율형 설계 툴인 에이전틱 AI(Agentic AI) 지원을 확대해 비메모리 영역의 기여도를 끌어올릴 것"이라고 덧붙였다.
 통합 라이선스 정책에 대한 시장의 우려도 일축했다.
 시높시스 관계자는 "앤시스 인수 이후 툴 가격이나 라이선스 비용을 인위적으로 인상할 계획은 없다"고 선을 그었으며, 기존 국내 우주항공 스타트업을 대상으로 진행하던 정부 협업 프로그램 '에스크(ASK)' 지원 대상을 반도체 분야까지 확대 운영하겠다고 밝혔다.
 전화평 기자(peace201@zdnet.co.kr)
 </section> 
 </div> 
 Copyright © 지디넷코리아. 무단전재 및 재배포 금지.

댓글 총 0개

이번주 포인트랭킹

매주 일요일 밤 0시에 랭킹을 초기화합니다.

14,000상품권
23,000상품권
32,000상품권

업체홍보/구인 더보기

지식/노하우 더보기

판매의뢰 더보기

포토 더보기