미세 공정 한계에 개별 칩 붙이는 패키징 기술 고도화
화웨이, 최대 4개 개별 칩 통합하는 ‘칩렛’ 기술 개발
차세대 AI 칩 어센드 910D 제조에 기술 활용 가능성도

일러스트=챗GPT 달리3

중국이 미국의 반도체 장비 수출 규제로 7㎚(나노미터·10억분의 1m) 이하 미세 공정 구현에 필수인 ASML 극자외선(EUV) 노광 장비 수입이 막히자, 화웨이가 이를 극복하는 방안으로 ‘첨단 패키징’ 기술 확보에 사활을 걸고 있는 것으로 전해졌다. 화웨이는 차세대 인공지능(AI) 칩 어센드 910D 시리즈 출시를 준비하면서 개별 칩을 서로 통합하는 첨단 패키징 기술 ‘칩렛’ 역량을 고도화하고 있는 것으로 분석된다.

18일 업계에 따르면, 화웨이의 최신 AI 칩 어센드 910D 제조에 화웨이가 자체 개발한 칩렛 기술이 적용될 것으로 알려졌다. 화웨이는 최근 최대 4개의 개별 칩을 하나의 시스템으로 통합할 수 있는 칩렛 관련 특허를 공개한 바 있다. 반도체 업계 관계자는 “화웨이가 최근 칩렛 기술 관련 특허를 공개하고 미세화 한계를 극복할 기술을 고안 중“이라며 “미국의 규제가 날로 심화되는 가운데, 고성능 AI칩을 개발할 수 있는 자체 기술을 확보하기 위한 차원”이라고 설명했다.

화웨이가 자체 개발한 첨단 패키징 칩렛 기술은 파운드리(반도체 위탁생산) 및 패키징 업계에서 첨단 공정의 한계를 극복할 수 있는 대안이라는 평가가 나온다. 이는 하나의 칩 위에 모든 기능이 탑재된 반도체를 만드는 대신, 기능을 여러 개의 작은 칩으로 분리해 제조한 후 이를 다시 조립해 하나의 시스템으로 만드는 기술이다. 칩을 레고 블록처럼 조립해 다양한 기능을 구현할 수 있고, 미세 공정을 적용하지 않고도 전력 효율 등의 성능을 높일 수 있다.

중국은 미국의 반도체 산업 규제로 EUV 등 첨단 공정에 활용되는 반도체 장비 수입이 불가능하다. 이에 화웨이는 자체 칩을 개발하기 위해 중국 최대 파운드리 회사 SMIC 등과 대안을 강구하기 위해 총력을 다하는 중이다. EUV 장비의 이전 세대인 심자외선(DUV) 노광장비를 통해 7나노 이하 공정으로 AI 칩을 양산하고 있지만, 수율과 성능 결함 등이 발목을 잡고 있다.

화웨이는 향후 출시될 어센드 910D 등 AI 칩에 고도화된 칩렛 기술을 적용해 성능을 극대화할 것으로 예상된다. 지금까지 어센드 910B와 910C를 시장에 내놓은 화웨이는 어센드 910D 샘플을 개발해 성능 검증에 착수한 것으로 전해졌다. 엔비디아 등 글로벌 AI 반도체 기업에 성능이 크게 미치지 못했던 이전 세대 제품과 달리, 어센드 910D는 일부 성능 지표가 시장에 출시된 엔비디아의 AI 반도체와 견줄 수 있는 수준이란 분석이 나오기도 했다.

월스트리트저널(WSJ)은 출시를 앞둔 어센드 910D와 관련해 “어센드 910D가 엔비디아의 주력 AI 반도체인 ‘H100’보다 더 강력한 성능을 갖출 것으로 기대하고 있다”며 “첫 샘플은 올 상반기에 출하될 것”이라고 했다. 어센드 910D의 이전 세대인 어센드 910C와 관련해선 시장조사기관 세미애널리시스가 엔비디아의 최신 AI 칩 블랙웰 플랫폼과 비교할 때 성능이 3분의 1 수준이라고 밝힌 바 있다.

- Copyright ⓒ 조선비즈 & Chosun.com -

Copyright © 조선비즈. 무단전재 및 재배포 금지.